TMOD Timer/Counter 0 and 1 Mode Register
SFR Adres 89H
Wartość domyślna 00H
Bitowo adresowany Nie
Tabela XIX. TMOD SFR Bit Designation
Bit | Nazwa | Opis |
7 | Gate | Timer 1 - kontrola bramkowania. Ustawiany przez software by włączyć timer/counter 1 tylko gdy pin INT1 ma stan wysoki i bit kontrolny TR1 jest ustawiony. Kasowany przez software by włączyć Timer 1 kiedykolwiek bit kontrolny TR1 jest ustawiony. |
6 | C/T | Timer 1 - bit wyboru timer/counter. Ustawiany przez software do wyboru countera (wejście z pinu T1). Kasowany przez software do wyboru timera (wejście z wewnętrzengo zegara). |
5 4 |
M1 M0 |
Timer 1 - bit 0 wyboru opcji. Timer 1 - bit 1 wyboru opcji (używany z bitem M0). |
M1 M0
Timer/counter 1 jest zatrzymany. |
||
3 | Gate | Timer 0 - kontrola bramkowania. Kasowany przez software by włączyć Timer 0 kiedykolwiek bit kontrolny TR0 jest ustawiony. Ustawiany przez software by włączyć timer/counter 0 tylko gdy pin INT0 ma stan wysoki i bit kontrolny TR0 jest ustawiony. |
2 | C/T | Ustawiany przez software do wyboru countera (wejście z pinu T0). Timer 0 - bit wyboru timer/counter. Kasowany przez software do wyboru timera (wejście z wewnętrzengo zegara). |
1 0 |
M1 M0 |
Timer 0 - bit 0 wyboru opcji. Timer 0 - bit 1 wyboru opcji. |
TH0 pracuje tylko jako 8-bitowy timer kontrolowany przez bity kontrolnw timera 1. TL0 pracuje jako 8-bitowy timer/counter kontrolowany przez standardowe bity kontrolne timera 0. 8-bitowy timer/counter z automatycznym przeładowaniem. TH0 pamięta wartość, która jest przeładowana do TL0 za każdym przeładowaniem. 16-bitowy timer/counter. TH0 oraz TL0 są połączone kaskadowo; nie ma preskalera. TH0 działa jako 8-bitowy timer/counter, a TL0 jako 5-bitowy preskaler. |
Źródło: dokumentacja ADuC831
« poprzednia | następna » |
---|